

```
`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2024
// Design Name:
// Module Name: tb_ClkGen
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
```

```
module tb_ClkGen(
);

// Declaration Signal
reg DATA, SCLK, SET, RESET;
//reg CLK;
wire OUT, led2;
wire [7:0] LUTLO_W;
wire [23:0] LAO_W, SUMLO_W;

parameter clk = 12.000000;
parameter STEP = (1 / clk *1000) * 5;

reg CLK = 1'b0;
always #(((1/clk) / 2.0) *1000) CLK = ~CLK;

// Call Test Module
ClkGen ClkGen(
    DATA,
    SCLK,
    SET,
    RESET,
    CLK,
    OUT,
    led2
    //LUTLO_W,
    //LAO_W,
    //SUMLO_W
);

// Input Condition
integer i;

task WrFreq(
    input [23:0] SRData
);
begin
for (i = 0; i < 24; i = i + 1) begin
    DATA = SRData[0];
    SRData = SRData >> 1;
    #STEP
    SCLK = 1;
    #STEP
    SCLK = 0;
end
#STEP
SET = 1;
#STEP
SET = 0;
end
endtask
```

```
//test
initial begin

    $display("start...");

    RESET = 0;
    #STEP
    RESET = 1;
    #STEP
    SET = 0;
    SCLK = 0;
    #STEP

    //3MHz
    //WrFreq(4194304);
    //1KHz
    WrFreq(1398);

    #(STEP * 100000000) $finish;

end

endmodule
```